M4_LAPORAN AKHIR PERCOBAAN 1

 

M4_LAPORAN AKHIR PERCOBAAN 1

  

Modul IV
Shift Register dan Seven Segment
PERCOBAAN 1 

[Kembali ke Menu Sebelumnya]

DAFTAR ISI
 

1. Jurnal

2. Alat dan Bahan 

3. Rangkaian Simulasi

4. Prinsip Kerja

3. Video Praktikum

4. Analisa

5. Link Download

1. Jurnal [kembali]

2. A. Alat dan Bahan (Modul De Lorenzo) [kembali]

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

  1.  IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

  2. Power DC

    3. Switch (SW-SPDT)

    5.  Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel 1.1 Tabel Kebenaran AND

    6.  Gerbang Not

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

Tabel 1.3 Tabel Kebenaran Logika NOT

    7. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[kembali]

4. Prinsip Kerja [kembali]

Rangkaian pada percobaan dibentuk agar data dapat dimanipulasi dalam shift register, dan dapat membuat SISO, SIPO, PISO, dan PIPO.  Saat mode SISO, data akan masuk dari B1 akan menjadi input dan berganian posisi mengikuti clock. Pada saat mode SIPO, data akan masuk secara satu persatu seperti SISO, tetapi akan keluar secara bersamaan saat falltime. Pada kondisi PISO, data masuk dari input B3-B6, dan masuk secara bersamaan, tetapi keluar secara satu per satu. Pada kondisi PIPO, data akan masuksecara serentak seperti PISO, tetapi juga akan keluar secara bersamaan secara serentak.

5.. Video Praktikum [kembali] 

6. Analisa Percobaan [kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi!

 Jawab:

- Kondisi 1, B3-B6 = 0; B0, B2=1; B1=x

Pada kondisi ini, pin B3-B6 di matikan, yang berarti input akan mengikuti CLK dan B1. Saat B1 membuat input, data alam masuk secara satu persatu. Jenis shift register yang melakukan metode ini adalah SISO (Serial In Serial Out)

- Kondisi 2, B3-B6 = 0; B0=1; B2= falltime; B1=x

 Pada kondisi 2, B3-B6 masih bernilai 0, yang berarti input masih berasal dari B, akan tetapi B2 memiliki kondisi saat terjadi falltime. Ini mempengaruhi hasil akhir dimana data saat terkena falltime B2 akan terkirim secara serentak. Kondisi ini merupakan kondisi shift register SIPO (Serial Input Register Output)

- Kondisi 3, B3-B6=x;B1=0;B0,B2=1

Pada kondisi 3, input diterima dari B3-B6. Ini menyebabkan input masuk secara serentak tanpa berurutan satu persatu, lalu ketika keluar, akan keluar secara satu persatu. Kondisi ini disebut sebagai PISO (Paralel Input Serial Output)

-Kondisi 4, B3-B6=X; B0=1;B1.B2 = 0

Pada kondisi 4, input diterima dari B3-B6, masuk secara bersamaan dan keluar secara bersamaan. Kondisi ini disebut PIPO (Paralel Input Paralel Output) 

2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yang didapatkan! 

Jawab:

Pada saat gerbang AND dihapus, setiap input akan masuk secara satu persatu dan keluar satu persatu. Ini dikarenakan rangkaian hanya melihat input saat adanya clock. Kondisi ini disebut SISO (Serial Input Serial Output)

7. Link Download [kembali]

File HTML  klik disini
File Gambar Rangkaian klik disini

File Datasheet IC 74111klik disini 

File Datasheet Gerbang AND klik disini
File Datasheet Gerbang NOT klik disini
File Datasheet Switch klik disini
File Video Percobaan klik disini