M2 LAPORAN AKHIR 1

 

M2 LAPORAN AKHIR 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

        2. IC 7474 (D Flip Flop)

Gambar 4. IC 7474

           3. Power DC

Gambar 5. Power DC

           4. Switch (SW-SPDT)

Gambar 6. Switch

          5.  Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]

Gambar 9 Rangkaian Pada Modul De Lorenzo

Gambar 10 Rangkaian pada Proteus

4. Prinsip Kerja[Kembali]

Pada rangkaian percobaan, terdapat 2 Flip Flop yaitu JK dan D, dimana kaki RS dari kedua Flip Flop tersebut terhubung dengan switch B0 dan B1, serta input B2 ke kaki J, B3 ke CLK dari JK Flip Flop, B4 ke kaki K, B5 ke kaki D Flip Flop, dan b^ ke kaki CLK dari D Flip Flop.

Pada rangkaian tersebut, JK Flip Flop akan beroperasi dengan mendahulukan input dari kaki RS, lalu bila kedua kaki RS bernilai sama maka JK Flip Flop akan mengikuti input dari kaki JK, dimana kaki JK tidak akan mengeluarkan output terlarang.

Pada rangkaian D Flip Flop, output yang didapatkan adalah sesuai dengan input D, yangmana apabila bernilai 1 maka outputnya akan 1 dan bila bernilai 0 maka outputnya akan 0.

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

1) Bagaimana jika B0 dan B1 sama- sama diberi logika 0, apa yang terjadi pada rangakaian?

Jawab :

   Output dari kedua rangkaian bernilai 1 1 dikarenakan input yang masuk ke kaki RS di JK Flip Flop maupun D Flip Flop bernilai 0 dan 0 dan di NOT kan menjadi 1&1 

 

2) Bagaimana jika B3 diputuskan/tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?

Jawab :

         Kaki B3 terhubung ke kaki input CLK pada rangkaian JK Flip Flop, yang mana apabila tidak terdapat CLK yang menjadi inputan maka JK Flip Flop akan menyimpan kondisi sebelumnya pada output

3) Jelaskan apa yang dimaksud dengan kondisi toggle, not change dan kondisi terlarang pada Flip - Flop?

Jawab :

a.)  Kondisi toogle:

Kondisi toogle adalah kondisi yang dimana outputnya berubah-ubah sesuai kebalikan dari output sebelumnya

b.)  Kondisi Not Change

Kondisi Not Change adalah kondisi yang mana output dari rangkaian Flip Flop tidak berubah walaupun inputnya berubah

c.)  Kondisi terlarang

Kondisi Terlarang adalah kondisi dimana output dari rangkaian bernilai sama, yang artinya Q=1 dan Q'=1. Kondisi ini tidak boleh terjadi karena Q' harusnya merupakan kebalikan dari Q

7. Download[Kembali]

• HTML klik disini
• Simulasi Proteus klik disini
• Video Percobaan klik disini
• Datasheet  IC 74LS112 (J-K Flip Flop) klik disini
• Datasheet IC 7474 (D Flip Flop) klik disini
• Datasheet Switch klik disini